Zero Asic - la startup des semi-conducteurs qui démocratise la fabrication de puces

• Sort de son mode stealth et annonce un accès anticipé à la première plateforme ChipMaker au monde
  • Composabilité 3D de chiplets permettant des milliards de nouveaux produits en silicium
  • Conception de puces entièrement automatisée et sans code, basée sur des chiplets
  • Émulation interactive de puces à partir de RTL, sans installation
  • Feuille de route pour réduire de 100x les coûts de développement de puces
• Plateforme ChipMaker
  • Le coût traditionnel de conception d'une puce dépasse 100 millions de dollars, et une équipe d'experts met 2 à 3 ans entre le concept et la production
  • La conception basée sur les chiplets apporte une solution puissante aux problèmes de temps et de coût des ASIC sur mesure en masquant toute la complexité de la conception des circuits dans des chiplets réutilisables et validés
  • Va au-delà d'un catalogue de chiplets en créant une plateforme qui permet la conception, la vérification et l'assemblage automatisés de systèmes in package
  • Dans un outil web, il est possible de tester rapidement et précisément une conception sur mesure avant de commander le dispositif réel, en implémentant le code source RTL de chaque chiplet dans un SoC personnalisé à l'aide de FPGA cloud
• eFabric Active Interposer
  • Les approches existantes de conception de chiplets en 2D/2.5D sont fondamentalement limitées en bande passante en périphérie, en distance de câblage et en flexibilité
  • Pour résoudre ces problèmes, l'entreprise a développé eFabric, un interposeur 3D à grille active qui améliore l'efficacité des communications die-to-die et la composabilité
  • eFabric prend en charge l'intégration de blocs de traitement critiques via des chiplets eBrick attachés en 3D, ainsi que l'intégration de fonctions d'IO hors package via des chiplets ioBrick attachés en 2D et basés sur UCIe
  • L'architecture eFabric offre des niveaux sans précédent de performances et de flexibilité pour les chiplets :
    • des milliards d'options d'assemblage uniques de systèmes in package
    • 512Gb/s/mm de bande passante de bissection on-fabric
    • 128Gb/s/mm de bande passante 2D pour chiplets
    • 128Gb/s/mm2 de bande passante 3D pour chiplets
    • efficacité énergétique d'interconnexion 3D de <0.1pJ/bit
• eBrick 3D Chiplets
  • Rédaction d'une spécification standard 3D complète, électrique et mécanique, pour les chiplets afin de permettre une composabilité plug-and-play des chiplets
  • L'efficacité de ces standards est démontrée par la conception de chiplets interopérables de 2mm x 2mm appelés eBricks :
    • processeur dual-issue quad-core RISC-V compatible Linux
    • FPGA embarqué de 5K LUT
    • 3MB de SRAM - accélérateur de machine learning de 3 TOPS
• Marchés cibles et disponibilité
  • Les ASIC à chiplets composables de Zero ASIC sont idéalement adaptés à diverses applications exigeantes en énergie et en chaîne d'approvisionnement, notamment la robotique, la sécurité automobile, l'aérospatial et la défense, les communications 5G/6G, le test et la mesure, la radio définie par logiciel, la fabrication intelligente, le diagnostic médical et le calcul haute performance
  • La plateforme de conception et d'émulation ChipMaker est accessible immédiatement sur zeroasic.com