- YC estime que les LLM peuvent réduire fortement le coût de conception de systèmes numériques sur mesure, mais le principal goulet d’étranglement se situe moins dans la génération de code que dans la conception et la vérification de l’architecture des puces
- Même si un LLM peut parfois produire du Verilog fonctionnel, ses performances restent inférieures à celles d’un humain, et il n’est pas capable de concevoir les nouvelles architectures qui déterminent les performances des puces accélératrices modernes
- Cette approche de réduction des coûts ressemble à ce qu’a été la synthèse de haut niveau (HLS) : elle a amélioré la productivité, mais la qualité des résultats et les performances sont restées inférieures aux flux RTL, si bien qu’elle ne s’est pas imposée sur le marché des puces à forte valeur
- Les domaines où les LLM ou la HLS peuvent être utiles restent limités, par exemple l’accélération FPGA dans des équipes manquant d’expertise RTL ; des marchés comme la génomique ou la CFD sont déjà partiellement couverts par les GPU et restent de taille réduite
- L’opportunité la plus réaliste se situe davantage dans la productivité de la vérification des puces que dans l’automatisation de la conception, même s’il reste difficile d’amener les LLM à comprendre et raisonner sur des spécifications de puces complexes
Le goulet d’étranglement de la conception de puces que la proposition de YC manque
- Dans son dernier Request for Startups, YC estime que la conception de systèmes numériques sur mesure était coûteuse en raison de la conception personnalisée, du développement et des tests, et que les grands modèles de langage peuvent en réduire fortement le coût
- Optimiser des algorithmes ou des calculs spécialisés peut exécuter des tâches comme le cryptocurrency mining, la data compression ou le special-purpose encryption 5x à 100x plus vite, avec 10x à 100x moins d’énergie
- Si Gary Tan et YC croient qu’un LLM peut concevoir des puces 100 fois meilleures que celles conçues par des humains, ils sous-estiment fortement la difficulté de la conception de puces et l’expertise des concepteurs
- Les LLM écrivent parfois du Verilog fonctionnel, mais leurs performances restent inférieures à celles des humains, et ils n’ont pas la capacité de concevoir de nouvelles architectures de puces qui tirent les gains de performance des accélérateurs modernes
- Au final, un LLM est moins un acteur capable de rendre les puces nettement meilleures qu’un outil produisant du code Verilog ordinaire
Les limites d’une approche de réduction des coûts déjà vécue par la HLS
- L’idée que des outils basés sur les LLM puissent réduire le coût de conception de puces et élargir l’économie de l’accélération matérielle rappelle les anciennes tentatives de synthèse de haut niveau (HLS)
- La HLS est apparue en 1998 avec la création de Forte Design Systems, et Cynthesizer convertissait automatiquement SystemC en Verilog à partir de contraintes temporelles données
- Les outils HLS transforment du code écrit dans des langages de haut niveau comme C, C++ ou Scala en Verilog, qui peut ensuite être synthétisé en portes logiques pour ASIC et FPGA
- L’objectif était d’aider les équipes sans expertise approfondie de Verilog à développer du silicium plus facilement et à moindre coût
- Cynthesizer ne s’est pas largement imposé, et Forte a été racheté par Cadence en 2014 avant d’être intégré à Stratus, l’outil HLS de Cadence
L’évaluation actuelle de la HLS et le marché des puces hautes performances
- Xilinx, aujourd’hui AMD, a fortement poussé la HLS pour l’accélération FPGA, et Vitis est considéré comme l’un des bons outils HLS du secteur
- L’introduction de l’état de l’art de la HLS par Lan Huang souligne les limites des outils HLS
- Les concepteurs restent exposés à de nombreux aspects de la conception matérielle
- Le cycle de développement reste long
- La qualité des résultats (QoR) reste nettement en retrait par rapport aux flux RTL
- Les enquêtes d’autres chercheurs arrivent à des résultats tout aussi décevants
- La HLS peut accroître la productivité des concepteurs, mais elle réduit les performances des conceptions produites
- Sur les marchés de puces à forte valeur et très concurrentiels, comme les accélérateurs IA, la performance est le principal critère de compétition ; il est donc logique d’accepter le coût initial consistant à embaucher d’excellents concepteurs RTL pour fabriquer des puces plus rapides
Le problème économique du marché des petits accélérateurs
- La HLS ne s’est pas imposée dans les puces à forte valeur et gros volumes, où les performances et l’efficacité sont cruciales, et les LLM produisant du Verilog de moindre qualité risquent de rencontrer le même problème
- Certains cas de réussite de la HLS concernent des domaines où elle permet à des ingénieurs sans expertise silicium d’utiliser l’accélération matérielle
- Accélération FPGA de charges de travail de génomique
- Accélération FPGA de charges de travail de CFD
- Dans ces cas, la HLS a de la valeur parce que les ingénieurs qui créent ces accélérateurs matériels n’ont pas l’expérience nécessaire pour concevoir dès le départ des optimisations au niveau RTL
- Mais les marchés de l’accélération matérielle pour la génomique et la CFD sont relativement petits, les GPU répondent déjà à une partie de la demande, et ils ne représentent même pas une fraction des ventes de puces IA ou d’accélérateurs cryptographiques
- Si le marché avait été plus grand, il aurait été économiquement justifié de mobiliser des ingénieurs hardware expérimentés pour créer du silicium optimisé
Les domaines que la réduction des coûts peut ouvrir, et ses limites
- Les LLM peuvent réduire le coût de développement du silicium et rendre possibles des ASIC dédiés à des applications comme la génomique, auparavant non rentables
- Mais si ces ASIC n’étaient pas rentables auparavant, c’est parce qu’il ne s’agissait pas de marchés gigantesques
- Les applications qui n’ont pas encore besoin d’accélération matérielle correspondent probablement à de petits marchés, ce qui en fait de mauvaises cibles pour une startup
- Sur des marchés en croissance, une puce conçue par LLM et de qualité inférieure peut constituer un premier tremplin peu coûteux pour une startup
- Quand le marché devient suffisamment grand pour justifier une équipe complète de conception de puces, les puces conçues par des humains devraient, dans un avenir proche, dépasser facilement en performance celles conçues par des LLM
Le rôle réaliste des LLM dans la conception de puces
- Si la conception de puces basée sur les LLM ouvre surtout des marchés à faible valeur, les raisons pour lesquelles les startups et les entreprises EDA existantes veulent utiliser les LLM se trouvent ailleurs
- Les copilotes LLM pour Verilog sont au mieux moyens, mais leur faire écrire de petits fragments de code peut faire gagner du temps aux ingénieurs et réduire les coûts des entreprises
- Le domaine le plus important est la vérification des puces
- En général, les bugs dans le silicium coûtent très cher, si bien qu’il faut deux ingénieurs de vérification pour un concepteur
- Aujourd’hui, il est difficile de trouver de bons ingénieurs de vérification
- Si les LLM peuvent rendre la vérification plus rapide, plus facile et plus efficace, cela créera une forte valeur à la fois pour les entreprises de semi-conducteurs établies et pour les startups du secteur
- Cependant, amener un LLM à réellement comprendre les spécifications de conception de puces et à raisonner dessus n’est pas une petite tâche, et l’approche consistant à appliquer simplement des LLM affinés à la vérification de puces, comme le font Bronco ou Instachip, suscite le scepticisme
Les modèles nécessaires à la vérification et les bénéficiaires
- Les spécifications de puces sont souvent complexes, incomplètes et labyrinthiques
- Une vérification de puces réussie exige que le LLM comprenne l’état interne attendu de la puce
- Fondamentalement, le modèle de langage doit disposer d’un modèle formel de la puce, ce qui ressemble à une forme d’AlphaProof appliquée à la vérification des semi-conducteurs plutôt qu’aux mathématiques
- Normal Computing travaille dans cette direction avec de nouvelles thermodynamic chip architectures
- Les LLM peuvent rendre la conception de puces moins chère, mais les principaux bénéficiaires seront les grandes entreprises de semi-conducteurs capables de réduire leurs effectifs de vérification, les startups de puces classiques pouvant fonctionner avec des équipes plus petites, et les startups de logiciels EDA vendant des outils basés sur les LLM
- Les LLM ne permettront pas de créer des puces 100 fois meilleures ni de lancer des startups hardware visant des marchés manquant d’accélération matérielle : l’équation économique ne tient pas
1 commentaires
Avis de Hacker News
Dans le domaine de l’EDA, les LLM ont encore beaucoup de chemin à faire
Il y a quelques mois, sur LinkedIn, quelqu’un a demandé aux principaux LLM la capacité totale d’un circuit avec trois condensateurs qui, contrairement à ce que suggérait le schéma, étaient en réalité en parallèle, et aucun n’a trouvé la bonne réponse. Non seulement ils ont conclu à tort qu’ils étaient en série, mais ils se sont aussi trompés dans le calcul de la capacité en série, et même après plusieurs prompts, ils n’ont pas obtenu la bonne réponse.
J’ai aussi vu une publicité pour un outil d’IA censé aider à comprendre les schémas électroniques : sur un circuit qui ressemblait à une pédale de distorsion pour guitare, il a bien identifié que le condensateur bloquait le courant continu, mais il a raté le fait qu’il faisait partie d’un filtre passe-haut RC. La narration disant « on ne m’a même pas appris ça en quatre ans de génie électrique » était amusante : je me suis demandé s’ils n’enseignaient vraiment pas le blocage du courant continu par les condensateurs ni les filtres RC.
Dans ce domaine, il faudrait probablement constituer soi-même un corpus soigneusement sélectionné et entraîner un modèle plus spécialisé. Les modèles généralistes se perdent beaucoup trop.
Beaucoup de personnes ayant fait des études supérieures ne croient pas avoir appris quoi que ce soit de significatif dans certaines matières. Je veux bien croire qu’elles n’aient pas appris et retenu quelque chose de significatif dans ces matières, mais il est beaucoup moins évident que la faute en revienne au cours.
Les circuits RC étaient vraiment pénibles.
Utiliser des LLM à des étapes qui ne sont de toute façon pas reproductibles, comme l’idéation ou l’apprentissage, me va très bien. Mais j’ai encore du mal à croire que des ingénieurs veuillent placer une boîte noire lente, coûteuse et non déterministe au cœur de systèmes extrêmement complexes qui exigent fiabilité, vérifiabilité et intelligibilité.
Je me souviens avoir vu une preuve ou une conjecture selon laquelle il est impossible de créer un « pare-feu LLM » capable de bloquer tous les prompts possibles, mais ma mémoire peut me tromper.
[1] https://arxiv.org/abs/2410.07283
Pour le reste, c’est juste. Ils ne sont pas encore vérifiables ni compréhensibles.
Les tâches qui exigent une « compréhension » profonde ou de nouvelles inventions ne sont pas à confier à un régurgitateur statistique de mots. Je n’ai encore vu aucun cas où un LLM aurait réellement inventé quelque chose de nouveau, dans quelque domaine que ce soit — au sens où un expert du domaine le jugerait nouveau.
Là où les LLM brillent, c’est dans la génération de formules toutes faites, et c’est très utile. Jusqu’ici, je n’ai rien vu dans les LLM qui ressemble à une « pensée » originale. Et pourtant j’utilise l’IA tous les jours au travail.
ESM3 : https://www.evolutionaryscale.ai/blog/esm3-release
AlphaProof/AlphaGeometry2 : https://deepmind.google/discover/blog/ai-solves-imo-problems...
Découverte de nouveaux matériaux par MatPilot : https://arxiv.org/abs/2411.08063
Et il y a aussi l’entraînement avec les jumeaux numériques de Nvidia Omniverse.
https://blog.google/technology/ai/google-ai-big-scientific-b...
Ce n’est pas pour rien qu’on utilise des noms comme Timsort ou Dijkstra. Inventer ce genre de choses demande une créativité humaine rare. Si un LLM ne peut même pas produire un nouvel algorithme de tri significativement meilleur que ceux qui existent, alors une tâche bien plus difficile comme la conception de puces le sera encore davantage.
YC ne s’intéresse pas à savoir si concevoir des puces avec des LLM « a du sens ». Comme les autres VC, ils sont techniquement incompétents, et tout ce qui les intéresse, c’est de produire des startups fondées sur la hype susceptibles d’être rachetées.
Gary Tan ne s’intéresse pas à « fabriquer de meilleures puces » ; il veut trouver un pigeon qui rachètera quelques milliards de dollars une mauvaise entreprise fondée sur la hype. Une banque d’investissement à l’ancienne conviendrait parfaitement.
YC est techniquement incompétent et n’est pas une organisation qui cherche à rendre le monde meilleur. Tout ce qu’ils disent est mensonge et masque leur véritable intention : gagner de l’argent.
Deuxièmement, pouvez-vous citer un exemple d’« entreprise fondée sur la hype », sans véritable traction commerciale, qui se serait vendue « plusieurs milliards » ?
Troisièmement, les banques d’investissement intermédient la vente d’actifs, elles ne les achètent pas directement.
Si vous ne connaissez même pas les bases du capital-risque, des startups et de la banque, il vaudrait mieux vous abstenir de cette conversation.
J’ai travaillé un an dans l’équipe d’architecture DSP de Qualcomm, donc j’ai un peu d’expérience dans ce domaine, sans être un expert.
L’auteur passe à côté de quelques points importants dans la conception de puces. La majeure partie du temps et du travail ne consiste pas à écrire du Verilog haute performance. Les concepteurs passent énormément de temps à répondre à des questions, rédiger de la documentation, copier du code boilerplate, lire des manuels et des diagrammes abscons. Les LLM peuvent déjà aider dans toutes ces tâches.
Je pense que, même dans leur état actuel, les LLM peuvent au moins doubler la vitesse d’une équipe de conception, et qu’avec de meilleurs outils, on pourrait atteindre 4× voire 10× sans même améliorer l’intelligence des modèles. L’essentiel des gains viendra du fait de lancer davantage d’expériences, d’essayer davantage de pistes, d’obtenir plus vite du feedback sur les choix de conception, et de réduire le temps passé à documenter, communiquer et lire une documentation médiocre.
« Il se trouve que les LLM ont aussi une valeur non négligeable pour les puces sur des marchés rentables. Simplement, ils ne feront probablement pas la majeure partie du travail de conception. Un copilote LLM pour Verilog est, au mieux, moyen. Mais faire écrire de petits fragments de code par un LLM peut faire gagner du temps aux ingénieurs et, au final, réduire les coûts pour leur employeur. »
L’idée que les concepteurs deviennent 2× plus rapides me semble sans doute optimiste, mais je peux me tromper. La majeure partie de mon expérience en conception de puces s’est faite dans une petite entreprise bien documentée, avec un focus sur l’architecture et la conception de datapaths ; je sous-estime donc peut-être la quantité de boilerplate à laquelle l’ingénieur moyen doit faire face.
Cela dit, je ne pense toujours pas que les LLM concevront bientôt des datapaths haute performance ou du Verilog réseau.
Je suis d’accord avec la plupart des points techniques de l’article.
Cela dit, il peut quand même y avoir de la valeur à ce que YC appelle à innover dans ce domaine. L’article montre correctement qu’il n’y a pas de victoire facile dans l’application des LLM à la conception de puces. Si le marché d’une application donnée est trop petit, l’aide des LLM n’aura pas beaucoup d’importance ; si la puce est trop critique, on voudra employer les meilleurs ingénieurs. Contrairement au logiciel, la conception de puces ne bénéficie pas beaucoup d’un effet longue traîne. Le tape-out d’une puce n’est pas quelque chose qu’un hacker peut faire, et même bricoler avec un FPGA a un coût d’entrée plus élevé que hacker sur un PC.
Mais s’il existait une voie évidente pour avancer, YC n’aurait pas besoin de demander des approches innovantes.
On l’a aussi vu quand George Hotz a voulu bousculer les fabricants de puces avec son projet de puce IA https://geohot.github.io/blog/jekyll/update/2021/06/13/a-bre... ; il semblait ne pas bien mesurer la complexité. À sa décharge, il a rapidement pivoté vers le logiciel et la fabrication de tiny-box.
Des réseaux systoliques généralistes, non von Neumann, au niveau du bit, peuvent accélérer fortement presque tout, pas seulement les calculs d’IA. Autrement dit, ce sont des puces qui font du calcul généraliste.
La conception de la puce elle-même est presque triviale. Je pense qu’une personne ayant quelques années d’expérience pourrait la produire en quelques jours. J’aimerais soumettre un design au prochain TinyTapeout. Avec un revenu fixe, j’ai dû attendre un moment.
Le vrai problème, c’est la programmation. C’est presque une frontière entièrement inexplorée. Il n’y a pas de bonne façon de cibler cette architecture, et on n’aura pas envie d’utiliser Verilog ni un autre langage de description matérielle.
À propos du boom des LLM, je pense qu’on finira par comprendre qu’en combinant LLM et algorithmes, on peut faire beaucoup plus qu’avec des LLM seuls. Le mot algorithme n’est peut-être pas approprié ici : je parle d’outils auxiliaires comme des bases de données, des algorithmes ou d’autres modèles. Par exemple, on pourrait entraîner un LLM non pas sur tout le jeu de données, mais seulement sur l’API d’accès.
Je ne sais rien de la conception de puces.
Mais l’argument « appliquer l’IA au domaine X ne marchera pas, parce que X est complexe et que les LLM actuels sont moins performants que les humains » m’a toujours paru suspect.
Les VC n’investissent pas pour améliorer X avec les systèmes fondés sur les LLM d’aujourd’hui ; ils investissent dans un futur où les systèmes fondés sur les LLM seront 100 fois plus performants.
L’écriture était complexe, et les LLM ont un temps été inférieurs aux humains, mais ce n’est plus le cas aujourd’hui. Même chose pour l’art numérique et la musique. Il suffit de regarder suno.AI. Il y a un schéma récurrent ici.
La majeure partie du Verilog de niveau expert est privée, si bien que les LLM sont généralement bien moins bons en Verilog qu’en Python. Et pourtant, les LLM ne sont déjà pas si bons que ça en Python.
Certaines peuvent paraître très arbitraires, et les réussir exige une compréhension profonde. On ne peut pas les inférer uniquement à partir de tokens de langage. Une compréhension fondamentale des lois de la physique et des règles empiriques compte beaucoup.
Si, pour certains cas d’usage, les LLM deviennent bons dans ce domaine, les bénéficiaires ne seront pas de petites startups, mais les entreprises de conception de puces déjà en place.
La conception de puces ne me semble pas vraiment comparable. Elle ressemble plutôt à un domaine où des outils spécialisés entraînés spécifiquement peuvent aider. Les capacités montrées par les LLM généralistes sur certaines tâches sont impressionnantes, mais il y a aussi des tâches pour lesquelles il semble très difficile qu’un modèle entraîné sur un vaste corpus de texte surpasse un outil spécialisé. Pour revenir au premier paragraphe, l’idée qu’un modèle entraîné sur du texte puisse battre Stockfish aux échecs ne paraît-elle pas vraiment suspecte ?
YC, comme la plupart des investisseurs, est en train de saupoudrer partout et prier sur l’IA
À ma lecture, l’idée semble être que l’accélération matérielle d’un algorithme donné peut être 100 fois plus rapide et efficace que le même algorithme exécuté en logiciel sur un processeur généraliste, et que, puisque la conception automatisée de puces s’est révélée être un espace de problèmes difficile, on pourrait y appliquer l’IA pour abaisser la barrière à l’entrée des accélérateurs matériels spécialisés pour diverses tâches
Je ne pense pas que cela veuille dire que l’IA conçoit des puces 100 fois mieux que les humains ; à mon avis, c’est là que se situe le compromis d’ingénierie dont ils parlent. Cela dit, la formulation est si douloureusement maladroite et commerciale qu’on ne peut pas reprocher aux gens d’être perplexes
Par ailleurs, l’article original semble passer à côté de l’essentiel en disant que les applications visées ont des marchés trop petits pour valoir la peine d’être poursuivies
Pris séparément, chacun n’est pas assez grand pour créer la capitalisation boursière d’une entreprise, mais une hypothétique startup de puces IA pourrait poursuivre plusieurs de ces petits marchés en même temps. Ne serait-ce pas une stratégie de longue traîne ?
Bon article, mais le principe central de YC est de supposer que la technologie continue de progresser de façon exponentielle, puis de réfléchir à ce que cela rendra possible
Leurs propositions partent toujours du principe qu’une startup va surfer sur une sorte de loi de Moore version IA, et la synthèse matérielle est un cas d’usage évident. Autrement dit, ils supposent qu’une entreprise de synthèse matérielle par IA aura réussi d’ici deux ans, et ils essaient de se placer en amont de cette courbe
Je suis d’accord pour dire qu’ils ont probablement tort, mais cet article n’explique pas vraiment pourquoi il serait erroné de parier sur une progression exponentielle des capacités de l’IA