- Le processeur Intel 386 a été lancé en 1985 en tant que premier chip x86 32 bits
- Les résultats du scanner CT 3D de Lumafield révèlent six couches de câblage complexes et des fils de contact métalliques presque invisibles cachés à l’intérieur du boîtier céramique
- Une structure à deux réseaux d’alimentation indépendants pour le I/O et les circuits logiques est utilisée pour améliorer la stabilité du chip
- Pour le plaquage en or (placage) de chaque broche lors de la fabrication, de petits fils latéraux connectés à l’extérieur sont utilisés
- La complexité du package du 386 est jugée comme une avancée technique significative, même comparée aux boîtiers de processeurs récents
Analyse de la structure interne du boîtier céramique du processeur 386
Présentation du processeur 386 et de son boîtier extérieur
- Lancé en 1985 par Intel, le processeur 386 est le premier chip 32 bits de la lignée x86
- Le chip est logé dans un boîtier céramique carré avec 132 broches en or plaqué qui ressortent vers le bas
- L’apparence extérieure semble simple, mais la structure interne est étonnamment complexe
Découverte de la structure interne par scan CT
- Le scan CT 3D effectué par Lumafield confirme la présence de six couches de câblage complexes à l’intérieur du boîtier céramique
- Des fils métalliques presque invisibles sont cachés, reliés au côté du boîtier
- Un réseau d’alimentation et de masse séparé pour le I/O et le circuit logique de l’UC est configuré à l’intérieur
Boîtier céramique, pads et câblage
- Le package 386 comporte des contacts métalliques à 2 niveaux (2-tier) disposés autour du die
- Le diamètre des bond wires est d’environ 35 μm, plus fin qu’un cheveu
- Les bond wires relient de manière hiérarchique les signaux et la puissance entre die-pad-pin-carte mère
- L’intérieur adopte une structure similaire à un PCB céramique à 6 couches
Fabrication céramique et structure des électrodes
- La fabrication commence avec des feuilles vertes céramiques flexibles (mélange adhésif), puis passe par la découpe des vias et la formation des fils
- Plusieurs feuilles sont empilées, puis frittées à haute température pour former une structure rigide
- Les broches et contacts internes sont plaqués d’or, puis connectés au die avec des bond wires en or, et un capuchon métallique est soudé pour finaliser le produit
- Après tests et étiquetage, le package est expédié
Structure des couches de routage (couche signal / couche d’alimentation)
- Couche de signal : les pads de carter et les broches sont reliés par des pistes métalliques, elles-mêmes connectées au die par des bond wires
- Couche d’alimentation : un plan conducteur unique (plane) avec de nombreux vias et vias de broches
- Entre les couches d’alimentation et de signal existent de nombreux liaisons via, créant une interface d’interconnexion hiérarchique
Fils latéraux pour le placage (Electroplating Contacts)
- Pour que chaque broche devienne une cathode et permette le placage or pendant le processus, chaque broche est connectée individuellement à l’extérieur du package via un petit fil
- Ces fils sont à peine identifiables au niveau de la périphérie du boîtier, et le scan CT permet de voir visuellement la structure de connexion interne
Redondance du réseau d’alimentation
- Les 20 broches (Vcc) et 21 broches (Vss) du 386 sont respectivement reliées à l’alimentation +5V et à la masse
- La séparation de l’alimentation et de la masse du I/O et des circuits logiques empêche les variations de tension dues aux opérations I/O d’affecter les circuits logiques
- La carte mère utilise la même alimentation, mais les condensateurs de découplage atténuent les pics de tension pour garantir la stabilité des circuits logiques
Rôle des broches No Connect (NC)
- Le package 386 comporte 8 broches NC (not connected)
- Le die dispose de pads de connexion, mais certains n’ont en réalité aucun bond wire attaché
- Ces pads NC peuvent être utilisés durant les tests pour accéder aux signaux internes
- Une broche NC est en fait connectée, ce qui peut permettre d’observer certains signaux de façon particulière via cette broche
Mapping des pads du die
- Contrairement à la structure DIP, le mapping broche-pad du PGA (Pin Grid Array) n’est pas évident
- L’analyse des données CT permet de retracer la correspondance entre chaque pad du die et les broches externes
- Ces informations n’avaient presque pas été rendues publiques
Histoire et évolution de l’encapsulation Intel
- Les premiers processeurs Intel souffraient de limites de performance dues au faible nombre de broches et à la taille réduite des boîtiers
- À partir du 386, le boîtier céramique à 132 broches améliore la scalabilité, la performance et la dissipation thermique
- Lorsque le coût du boîtier céramique a dépassé celui du die, Intel a aussi introduit une version en boîtier plastique PQFP, moins chère et plus facile à produire en masse
- Les processeurs récents comptent désormais des connexions bien plus nombreuses, jusqu’à 2049 billes de soudure (BGA) ou 7529 contacts (LGA)
Conclusion
- Le boîtier du 386 peut sembler simple en surface, mais il intègre des technologies assez complexes telles que des contacts de placage électrochimique, un routage à 6 couches et un réseau d’alimentation double
- Les boîtiers des processeurs modernes recèlent encore plus de structures cachées et de secrets techniques
Aucun commentaire pour le moment.