Fabriquer de la RAM chez soi [vidéo]

• Fabrication de cellules DRAM avec du matériel domestique et un procédé assemblé à la main, afin de vérifier le fonctionnement de la structure de base d’une RAM combinant transistor et condensateur
• Réalisation pas à pas du procédé de fabrication des semi-conducteurs, de la découpe de la tranche de silicium à l’évaporation/dépôt d’aluminium, en passant par la formation de l’oxyde, la photolithographie, la gravure sèche, le dopage au phosphore, la croissance de l’oxyde de grille et les contact cuts
• Les mesures sur le dispositif final montrent un comportement de commutation où le courant varie selon la tension de grille, ainsi qu’une capacité maximale de 12,3 pF
• Lors du fonctionnement d’une cellule DRAM individuelle, le condensateur de stockage a été chargé à 3 V en quelques centaines de nanosecondes, puis la charge a été conservée pendant un peu plus de 2 ms avant de devoir être rechargée
• Même si l’on reste loin des plus de 64 ms de rétention d’une DRAM commerciale et que des limites de miniaturisation comme le punch through apparaissent, cela constitue un point de départ pour étendre l’ensemble en matrice RAM à domicile

---

Structure de la DRAM et objectif de fabrication

• Une cellule DRAM place un transistor et un condensateur de stockage de charge à chaque intersection d’une matrice organisée en lignes et en colonnes
  • Le transistor joue le rôle d’interrupteur
  • Le condensateur stocke la charge comme une batterie et conserve 1 bit d’information
  • Quand le transistor est activé, le condensateur se charge, puis lorsqu’on le réactive pour la lecture, la charge peut revenir en sens inverse et être détectée
  • Comme la lecture vide la charge du condensateur, un rafraîchissement périodique est nécessaire
• La structure visée est une petite implantation basée sur une matrice 5x4 pouvant être répliquée ensuite
  • Un transistor et un condensateur sont placés à chaque intersection
  • La longueur de grille finale visée pour le transistor est légèrement inférieure à 1 micron
• Dans le schéma de conception, chaque couleur représente une couche différente, et le composant est formé par un procédé d’empilement en sandwich où les couches sont ajoutées une à une

Début du procédé : préparation du silicium et dopage

• Une tranche de silicium sert de matériau de départ et est découpée en petites puces avec une pointe au diamant
  • On exploite le fait que le silicium se clive bien selon certains plans cristallins
• Après découpe, un nettoyage à base d’acétone et d’isopropanol est effectué pour retirer les contaminants de surface
  • L’objectif est d’éliminer les particules et de dissoudre les matières organiques
  • Comme l’étape suivante transforme la surface du silicium en verre, un nettoyage parfaitement irréprochable n’est pas encore indispensable
• Les puces sont placées dans un four et chauffées à 1 100°C pour former en surface une couche d’oxyde de 3 300 angströms
  • Il s’agit de faire croître une couche vitreuse par oxydation du silicium
  • Cet oxyde servira ensuite de masque et de couche de protection
• Une couche de liftoff resist est d’abord appliquée sur cette surface vitreuse et utilisée comme couche d’adhérence
  • Ce matériau est normalement destiné au lift-off métallique, mais fonctionne aussi bien comme couche d’adhérence
  • Cuisson à 170°C pendant 5 minutes
• Une résine photosensible est ensuite déposée par spin coating, puis cuite à 100°C pendant 2 minutes
  • On obtient un film uniforme légèrement plus épais que 1 micron
• Le premier niveau de motif est formé à l’aide d’UV et d’un masque
  • La lumière qui traverse les ouvertures du masque expose la résine photosensible
  • Les zones exposées sont dissoutes dans le révélateur, ce qui crée le motif
  • Un système de stepper au microscope projette le motif à échelle réduite, tandis qu’un logiciel maison contrôle la mise au point et l’exposition
  • Un équipement robotisé est utilisé pour obtenir un développement plus uniforme
• Une gravure sèche est ensuite réalisée en utilisant la résine photosensible structurée comme masque
  • Elle retire sélectivement la couche vitreuse pour exposer la surface du silicium
• Après gravure, la résine photosensible est retirée avec du DMSO chauffé
  • On obtient ainsi une structure avec des ouvertures dans l’oxyde de 3 300 angströms
• Ces ouvertures dans l’oxyde servent à former la source et le drain du transistor
  • La source et le drain jouent le rôle de bornes d’entrée et de sortie de l’interrupteur
  • La grille sera formée ensuite dans la zone centrale
• Du phosphore est introduit dans le silicium pour augmenter la conductivité de ces régions
  • L’industrie utilise aussi l’implantation ionique, mais elle n’est pas retenue ici en raison du coût et de l’ampleur des équipements nécessaires
• À la place d’un produit du commerce, un spin-on glass dopé au phosphore fabriqué maison est utilisé
  • Sur un échantillon test, il était difficile de vérifier la continuité au multimètre avant traitement
  • Après traitement, une conductivité très élevée a été constatée
  • Le résultat se rapproche d’un niveau de dopage très important
• La même solution est appliquée sur la puce, puis cuite avec une montée en température progressive
  • L’objectif est de retirer le solvant et d’éviter les fissures ainsi que les contraintes mécaniques
• Quelques dépôts vitreux apparaissent pendant la synthèse
  • Il est indiqué qu’ils sont surtout esthétiques et n’ont pas d’effet majeur
  • Il est aussi mentionné qu’un filtrage serait plus approprié la prochaine fois
• Un calculateur est créé pour modéliser le profil de dopage et prédire la profondeur atteinte
  • L’objectif est d’obtenir un profil plus peu profond
• Pour cela, un recuit de 5 minutes à 1 100°C est réalisé, puis le spin-on glass est retiré au HF
  • Un recuit de diffusion complémentaire de 10 minutes à 1 000°C est ensuite effectué

Étapes intermédiaires : oxyde de grille et contacts

• Après formation de la source et du drain, le procédé passe à la zone de grille du transistor et à la zone du condensateur
  • Comme la couche vitreuse est toujours présente, on redépose successivement liftoff resist et résine photosensible
• La zone de canal est alignée entre la source et le drain existants
  • En même temps, la zone du condensateur de stockage de charge au-dessus du transistor est également alignée et exposée
• Après développement, le HF retire l’oxyde intermédiaire entre la source et le drain, ainsi que l’oxyde adjacent au condensateur
  • L’oxyde à ces emplacements était trop épais, et il faut un oxyde de grille et un oxyde de condensateur d’épaisseur adaptée
• Un piranha clean est réalisé pour nettoyer la zone de canal, l’étape la plus importante
  • Ce nettoyage élimine fortement les matières organiques et la plupart des métaux présents à la surface
• La puce retourne ensuite dans le four pour faire croître l’oxyde de grille et l’oxyde du condensateur
  • On vise un oxyde mince pour obtenir une capacité plus élevée et un meilleur contrôle de la grille
  • Un procédé de 38 minutes à 950°C forme un oxyde de 200 angströms, soit 20 nanomètres
  • Les régions extérieures au dispositif conservent un oxyde plus épais
• Vient ensuite le procédé de contact cut, qui ouvre sélectivement l’oxyde afin de permettre les connexions électriques
  • LOR et résine photosensible sont déposés puis cuits
  • Le masque de contact cut est aligné et exposé afin de créer de petites ouvertures
  • Le HF retire alors la couche vitreuse à la surface du silicium via ces ouvertures, créant le chemin de connexion électrique

Fin du procédé : dépôt métallique et composant final

• Au dernier niveau, un dépôt métallique est réalisé pour former la grille du transistor, les contacts électriques et l’électrode du condensateur
  • LOR et résine photosensible sont à nouveau déposés puis cuits avant l’alignement et l’exposition du masque final
• Alors que les étapes précédentes étaient centrées sur le retrait de matière, cette phase utilise les ouvertures dans la résine photosensible comme un pochoir
  • Le principe est similaire à celui d’un pochoir de peinture pour ne former le matériau qu’aux emplacements voulus
• Le métal utilisé est l’aluminium
  • Dans un système de pulvérisation cathodique, l’argon bombarde une cible métallique et dépose les atomes de métal sur la surface de l’échantillon
  • Le revêtement est uniforme, à l’exception de certaines zones près du bord de l’échantillon où se trouvait du ruban adhésif
• La résine photosensible est ensuite retirée avec du DMSO chauffé pour effectuer le lift-off
  • Le métal se décolle et ne laisse que le motif souhaité
• L’observation au microscope confirme l’ensemble de la structure matricielle DRAM, incluant transistor, condensateur et interconnexions
  • La structure en coupe correspond aussi au schéma conceptuel initial
  • Le transistor contrôle le courant et charge le condensateur de stockage, ce qui permet de conserver un bit de donnée

Résultats de mesure et limites

• Les caractéristiques électriques sont évaluées avec du matériel de test en intérieur et un analyseur de paramètres pour semi-conducteurs
  • Comme il s’agit de dispositifs à l’échelle nanométrique, des micromanipulateurs munis de pointes de sonde fines sont utilisés à la place de fils ordinaires
• Les mesures du transistor montrent différentes courbes de courant selon la tension de grille
  • Le composant présente bien un comportement de commutation, avec presque aucun courant à certaines tensions de grille et un courant plus élevé à d’autres
  • Pour un usage en RAM, un simple fonctionnement on/off est suffisant
• En revanche, on n’observe pas la saturation de courant typique d’un transistor classique, et le courant continue d’augmenter à haute tension
  • Il s’agit d’un punch through, une forme de short channel effect
  • Comme la distance entre source et drain est inférieure à 1 micron, une hausse de tension finit par relier pratiquement les deux régions
  • Cela entraîne une augmentation du courant et une perte de contrôle par la grille
  • Le fonctionnement reste possible à basse tension, mais cela met aussi en évidence les difficultés de miniaturisation
• Le condensateur est mesuré avec un CV plotter
  • La capacité est mesurée en faisant varier la tension
  • La capacité maximale enregistrée est de 12,3 pF
  • La valeur est proche de la valeur idéale théorique prévue, de l’ordre d’un peu plus de 10 pF
• Lorsqu’ils fonctionnent ensemble comme cellule DRAM individuelle, le transistor charge le condensateur de stockage à 3 V en quelques centaines de nanosecondes
  • La tension diminue ensuite progressivement au fil du temps
  • La charge n’est conservée que pendant un peu plus de 2 ms
  • Il faut ensuite recharger à nouveau
• Une DRAM commerciale peut conserver sa charge pendant plus de 64 ms
  • Cette conception nécessite donc un rafraîchissement à plus haute fréquence
• Il est indiqué qu’il s’agit d’une première en matière de fabrication de RAM à domicile
  • À ce stade, il s’agit encore seulement de démontrer le fonctionnement de quelques cellules
  • On est encore loin de pouvoir lancer Doom sur un PC avec cela
• La prochaine étape consiste à relier les cellules pour former une matrice plus grande
  • L’objectif ultérieur est de la connecter à un PC