Technologie FPGA N64

• Le projet FPGA N64 est presque achevé après 5 ans de développement, les éléments essentiels étant presque entièrement finalisés.
• Le design du CPU comprend un pipeline complet pour les instructions MIPS standard, avec des fonctions d’interlock et de bypass testées et validées.
• Le CPU peut fonctionner jusqu’à 150 MHz sans TLB, FPU ni cœur de cache, tandis que l’objectif pour les autres cœurs est de 120 MHz.
• Le pipeline 64 bits et les registres 64 bits fonctionnent entièrement, et les chargements et sauvegardes 64 bits marchent parfaitement.
• Les cœurs TLB et FPU sont terminés et testés, et l’ALU du FPU est séparée du pipeline principal de l’ALU afin de simplifier la logique FPGA.
• La mémoire cache à double horloge permet d’overclocker le CPU indépendamment de l’horloge du cœur RCP.
• Le cache d’instructions est terminé et opérationnel, et permet à l’interface CPU de fonctionner avec un bus de données large de 64 bits pour éliminer les goulots d’étranglement.
• Le design du bus comprend un accès RAM 128 bits / canaux DMA, un accès aux registres en adressage 32 bits et aux périphériques, ainsi qu’un accès étendu 64 bits aux bits d’extension Z-buffer et alpha couleur du RDP/VI.
• L’interface MIPS fournit un accès standard aux registres et à la mémoire locale, ainsi qu’un accès à la RAM via les canaux DMA.
• L’interface PIF/SI dispose d’une saisie de contrôleur fonctionnelle, et la prise en charge des Memory Pak et Rumble Pak est terminée.
• Le contrôleur RAM dispose d’une configuration complète des registres et peut lire et écrire simultanément sur le contrôleur RAM MIG7.
• Le cœur RSP est terminé, avec DMA complet, Imem et Dmem finalisés et fonctionnels.
• Le cœur RDP est terminé, avec un pipeline conçu et testé, et une interface mémoire construite.
• Le cœur vidéo dispose d’une unité de mise à l’échelle fonctionnelle et d’un cœur HDMI, avec un DMA entièrement opérationnel.
• Le cœur audio transmet l’audio via le port HDMI et valide le contrôleur DAC.
• Le projet a été entièrement écrit par l’auteur, sans fuite concernant la conception des cœurs.
• L’auteur remercie les équipes N64Brew et Decompiler pour les tests et l’accès au code source.

[GN⁺]

Commentaire Hacker News

• Kaze Emanuar a créé une série optimisant Super Mario 64 pour exécuter des romhacks complexes sur le matériel N64 d’origine.
• Les performances de Super Mario 64 sont généralement limitées par la vitesse de la mémoire, et l’usage de inline peut nuire aux performances.
• L’écosystème MiSTer FPGA, qui rassemble des milliers de personnes, attend avec intérêt le core FPGA N64 riche en fonctionnalités développé par Robert Peip. Une fois le travail terminé, le core devrait être proposé sous forme de mise à jour gratuite.
• Analogue prévoit de lancer un clone FPGA de la N64 en 2024.
• La plateforme FPGA utilisée pour ce projet semble être la « Nexys Video Artix-7 FPGA: Trainer Board for Multimedia Applications » de Digilent, au prix de 550 $.
• La vidéo YouTube la plus récente a été publiée il y a 3 ans, et le stream Twitch le plus récent remonte à 2 ans, si bien que l’état du projet reste incertain.
• Certains spéculent sur le fait que l’émulation logicielle cycle-accurate finira par atteindre ses limites, et espèrent que le FPGA pourra prendre le relais là où des logiciels comme Higan s’arrêtent.
• Le projet FPGA N64 est perçu comme une avancée qui élargit l’éventail des consoles de jeu pouvant être entièrement implémentées sur des FPGA bon marché.
• Il existe un intérêt pour des moyens abordables de se lancer dans le FPGA, notamment avec des recommandations de cartes, de puces et de projets.