TSMC dévoile sa technologie de gravure en 1,6 nm avec alimentation électrique par l’arrière

• TSMC a présenté sa technologie de gravure de pointe en 1,6 nm. Il s’agit de son premier procédé de production de masse à l’échelle de l’angström, avec la promesse de nettes améliorations de performances par rapport à la génération précédente N2P. L’innovation la plus importante devrait être le BSPDN (Backside Power Delivery Network).

Principales caractéristiques du procédé TSMC 1,6 nm

• Utilisation de transistors nanosheets GAA (Gate-All-Around), comme pour le nœud 2 nm
• Introduction de la technologie d’alimentation par l’arrière Super Power Rail
• Grâce aux innovations sur les transistors et le BSPDN, possibilité d’atteindre jusqu’à 10 % de fréquence en plus à tension identique par rapport au N2P, ou une consommation réduite de 15 à 20 % à fréquence et complexité identiques
• Selon la conception réelle, une densité de transistors supérieure de 7 à 10 % par rapport au N2P peut être obtenue

Caractéristiques du SPR (Super Power Rail)

• Technologie BSPDN sophistiquée, optimisée pour les processeurs IA/HPC
• Connexion aux sources/drains des transistors via des contacts spéciaux afin de réduire la résistance et d’obtenir un maximum de performances et d’efficacité
• L’une des méthodes d’implémentation BSPDN plus complexes que l’Intel Power Via

Stratégie de procédé de TSMC

• L’introduction du BSPDN augmente fortement les coûts de fabrication, il ne sera donc pas appliqué aux N2P/N2X
• TSMC construit un portefeuille différencié entre les nœuds 2 nm avec GAA et les nœuds 1,6 nm avec GAA+SPR, afin qu’ils ne se concurrencent pas directement tout en mettant en avant des avantages distincts

Calendrier de production de masse

• La production de masse de l’A16 devrait commencer au second semestre 2026. Les produits réels sont attendus en 2027
• Une concurrence avec le nœud Intel 14A est attendue

Avis de GN⁺

• Le procédé 1,6 nm semble se concentrer, au-delà de l’amélioration de la densité de transistors, sur les gains de performances et d’efficacité grâce à la technologie d’alimentation électrique par l’arrière. Il paraît particulièrement optimisé pour les catégories de produits où hautes performances et faible consommation sont cruciales, comme les processeurs IA/HPC.
• Cependant, l’implémentation complexe du BSPDN devrait fortement augmenter les coûts de fabrication. TSMC semble donc miser sur une stratégie de différenciation entre ses nœuds 2 nm et 1,6 nm afin de proposer un portefeuille adapté aux besoins des clients.
• Intel prévoit également d’introduire son nœud 14A à une période similaire, ce qui devrait intensifier la course au leadership. La vitesse d’innovation technologique et l’augmentation des capacités de production des deux entreprises devraient être des variables clés pour s’assurer la domination du marché.
• Cela dit, plus un procédé est avancé, plus le risque de retard de développement est élevé, et comme les reports de calendrier ont été fréquents, il faudra encore observer le calendrier réel de production de masse. Les rendements initiaux et la sécurisation des capacités de production seront également déterminants.

[GN⁺]

Avis sur Hacker News

• Le procédé 1,6 nm de TSMC devrait atteindre une densité de transistors d’environ 230 MTr/mm2 d’ici 2026. TSMC est actuellement à 197 MTr/mm2, loin devant Samsung (150 MTr/mm2) et Intel (123 MTr/mm2).
• Les mesures en nm sont de plus en plus dictées par le marketing, ce qui rend leur signification floue.
• Cette annonce de TSMC semble être une réponse au procédé 18A d’Intel prévu pour 2026.
• Backside Power Delivery :
  • Cela désigne un changement dans la manière d’alimenter le CPU en électricité.
  • Jusqu’à présent, l’alimentation passait par les broches situées sous le CPU, mais on suppose que la nouvelle méthode apporte l’alimentation par le dessus du CPU, là où se trouve le dissipateur thermique.
• Comme le procédé A16 de TSMC est prévu pour 2027, alors qu’Intel 18A doit entrer pleinement en production à partir de 2026, cela pourrait désavantager TSMC. Cela pourrait aussi offrir aux entreprises fabless une occasion d’essayer les services de fonderie d’Intel.
• Le livre Chip War est recommandé sur ce sujet. Il serait particulièrement réussi pour condenser une narration fondée sur les faits.
• À complexité/vitesse identique en N2, la baisse de 15 à 20 % de la consommation électrique semble être l’élément le plus impressionnant de cette annonce.
• Cette technologie devrait arriver dans les produits Apple vers Noël, tandis que pour les autres fabricants, ce ne serait pas avant la fin des années 2030.
• Il est intéressant de voir l’industrie des semi-conducteurs commencer à exploiter le backside, un peu comme si l’on se mettait seulement maintenant à utiliser le verso des PCB.