Intel vs Samsung vs TSMC

Comparaison des roadmaps des trois principales fonderies

• Les trois grandes fonderies, Intel, Samsung et TSMC, commencent à dévoiler des éléments clés de leurs roadmaps pour les prochaines générations de technologies de puces
• Toutes les trois prévoient de poursuivre le scaling des transistors jusqu’à la plage 18/16/14 angströms, avec une possible transition des FET nanosheet et forksheet vers les complementary FET (CFET)
• L’IA/ML et l’explosion des données en sont les principaux moteurs
• On observe aussi une tendance à utiliser des réseaux d’éléments de traitement redondants et hautement homogènes pour améliorer le rendement
• L’approche consistant à placer des dizaines, voire des centaines de chiplets sur un substrat en configuration 2.5D est également en hausse
• Les trois travaillent sur de véritables 3D-IC et prévoient aussi de proposer des options hétérogènes consistant à empiler de la logique sur de la logique puis à la monter sur un substrat (appelées 3.5D ou 5.5D)

Tendance à une conception massivement personnalisée en forte accélération

• Mettre sur le marché des conceptions spécialisées par domaine beaucoup plus rapidement qu’auparavant est devenu indispensable pour rester compétitif
• Cela suppose des changements fondamentaux dans la manière de concevoir les puces, de les fabriquer et de les packager
• Cela exige des standards, des méthodes d’interconnexion innovantes et une collaboration entre de multiples disciplines d’ingénierie
• Cette approche, dite de « conception massivement personnalisée », représente la prochaine étape de la loi de Moore

Les défis pour faire fonctionner ensemble des chiplets hétérogènes

• Le premier défi consiste à relier des chiplets hétérogènes de manière prévisible
• Les efforts se concentrent sur le développement des standards Universal Chiplet Interconnect Express (UCIe) et Bunch of Wires (BoW)
  • Cette connectivité est une exigence importante pour les trois acteurs, mais c’est aussi l’un de leurs plus grands points de différenciation
• Intel utilise l’Embedded Multi-Die Interconnect Bridge (EMIB)
  • Une approche basée sur des sockets, avec des chiplets aux fonctions limitées développés selon les spécifications
  • L’entreprise fournit des kits de conception pour l’assemblage des packages
• Samsung utilise un bridge intégré qu’il appelle 2.3D ou I-Cube ETM
  • Il relie des sous-systèmes au bridge pour accélérer le fonctionnement
  • Il met en place de mini-consortiums visant des marchés spécifiques
  • Il a présenté son propre langage technologique système, 3DCODE
• TSMC expérimente diverses options
  • L’entreprise propose différentes options de packaging, dont des bridges RDL et non-RDL, du fan-out, le 2.5D chip-on-wafer-on-substrate (CoWoS) et System On Integrated Chips (SoIC)
  • Elle a introduit un nouveau langage, 3Dblox, qui fournit un cadre de conception de plus haut niveau combinant composants physiques et de connectivité

Roadmap des technologies de procédé

• Samsung prévoit d’introduire son procédé SF1.4 à 14 angströms vers 2027 (en semblant sauter l’étape 18/16 angströms)
  • Sa roadmap présente un empilement de dies 2 nm (SF2) sur des dies 4 nm (SF4X), eux-mêmes montés sur un autre substrat
  • À partir de 2027, Samsung prévoit aussi d’empiler le SF1.4 sur le SF2P
• Intel prévoit d’introduire cette année le procédé 18A, puis le 14A quelques années plus tard
  • Intel prévoit d’utiliser Foveros Direct 3D pour empiler de la logique sur de la logique
• TSMC ajoutera le procédé A16 en 2027
  • CoWoS est déjà utilisé pour le packaging avancé des puces IA de NVIDIA et AMD
  • La technologie SoIC vise à empiler de la mémoire sur de la logique et à intégrer aussi d’autres éléments, comme des capteurs

Autres technologies innovantes

• Samsung a annoncé un plan de HBM personnalisée, qui consiste à packager des piles de DRAM 3D sous une couche logique configurable
• Intel développe la technologie PowerVia, qui alimente la puce par l’arrière afin de résoudre les problèmes de distribution d’énergie liés à l’augmentation de la densité des transistors
• TSMC et Samsung développent également des technologies d’alimentation par l’arrière
• Intel a annoncé son intention d’introduire des substrats en verre, avec comme avantages une meilleure planéité et moins de défauts
• TSMC et Samsung développent eux aussi des technologies de substrats en verre

L’importance de l’écosystème

• La capacité des fonderies à bâtir un écosystème devient extrêmement importante
• Parce que l’industrie des semi-conducteurs est devenue trop complexe pour qu’une seule entreprise puisse tout faire
• Mais à mesure que le nombre de procédés continue d’augmenter, il deviendra de plus en plus difficile pour les éditeurs EDA de prendre en charge tous les changements et toutes les améliorations

Conclusion

• Les problèmes dans la chaîne d’approvisionnement des semi-conducteurs et la situation géopolitique font émerger la nécessité de réorganiser la production aux États-Unis et en Europe
• Le cœur de la concurrence est la « capacité à fournir rapidement et efficacement des solutions »
• La compétition entre fonderies devient de plus en plus complexe, et les indicateurs de comparaison simples ne sont plus pertinents